Programerske naloge v jeziku VHDL
pri predmetu Načrtovanje digitalnih vezij

  1. Unarni operatorji v VHDL
  2. Aritmetično-logična enota s carry-lookahead seštevalnikom
  3. Vzporedno seštevanje s splošno Wallace−ovo drevesno strukturo
  4. FIFO vmesnik (first in - first out buffer)
  5. Sklad - LIFO struktura (last in - first out)
  6. Polje registrov (ang. register file)
  7. Centralna procesna enota s fiksno ožičeno nadzorno enoto (ang. hardwired CPU)
  8. Izračun trigonometričnih funkcij s CORDIC (ang. COordinate Rotation DIgital Computer) algoritmom
Ljubljana, 1.10.2023 dr. Matej Možek
  • Nalogo oddajte na strežnik na domači strani predmeta (Laboratorijske vaje→Vnos datotek) v kategorijo OSTALO, podkategorija je številka domače naloge.
  • Oddajajte vedno samo tiste datoteke, katerih kodo vpisujete.

    Ostalih datotek, katerih kodo uporabljate in so del predloge vaje, ne nalagajte na strežnik.

    Omejitev nalaganja na študenta je namreč 200 datotek največje velikosti 20kB.
  • Držite se poimenovanja v navodilih.
  • Upoštevajte točno navedbo signalov v podanih entitetah, sicer naloge ne morem popraviti.
  • Upoštevajte opisano delovanje, ki ustreza opisanim logičnim vrednostim signala (glej opise signalov v entiteti in navodilih).
  • Pri poimenovanju signalov se držite pravila, da črka "n" pred imenom signala pomeni negativno logiko poimenovanega signala (primer: nCLR je signal, ki je aktiven '0').
  • Za n-bitne strukture teče indeks elementov tipa std_logic_vector od 0 (LSB mesto) do n-1 (MSB mesto).
  • Če naloga zahteva uporabo že izdelanih datotek, zaradi skladnosti uporabljajte podane predloge in ne lastnih.